System Verilog UVM Design Verification Test EngineerUS Tech Solutions, Inc. • Texas, United States
Dieses Stellenangebot ist nicht mehr verfügbar
System Verilog UVM Design Verification Test Engineer
US Tech Solutions, Inc.
- +3
- +1
- Texas, United States
- +3
- +1
- Texas, United States
Über
The project relates to the design and verification of a custom controller for analog components. The controller has interfaces such as SPI, Ethernet and AXI to drive the internal components and send data. Responsibilities:
UVM...
Wünschenswerte Fähigkeiten
- Ethernet
Berufserfahrung
- Embedded
- Hardware
- Electronics Engineering
Sprachkenntnisse
- English
Hinweis für Nutzer
Dieses Stellenangebot wurde von einem unserer Partner veröffentlicht. Sie können das Originalangebot einsehen hier.