System Verilog UVM Design Verification Test EngineerUS Tech Solutions, Inc. • Texas, United States
Cette offre d'emploi n'est plus disponible
System Verilog UVM Design Verification Test Engineer
US Tech Solutions, Inc.
- +3
- +1
- Texas, United States
- +3
- +1
- Texas, United States
À propos
The project relates to the design and verification of a custom controller for analog components. The controller has interfaces such as SPI, Ethernet and AXI to drive the internal components and send data. Responsibilities:
UVM...
Compétences idéales
- Ethernet
Expérience professionnelle
- Embedded
- Hardware
- Electronics Engineering
Compétences linguistiques
- English
Avis aux utilisateurs
Cette offre a été publiée par l’un de nos partenaires. Vous pouvez consulter l’offre originale ici.