Ingénieur Développeur

Vous êtes l'ingénieur de rêve pour notre projet de SoC !

Notre équipe multi-sites est en quête d'un ingénieur talentueux pour participer à la vérification d'une nouvelle génération de SoC. Vous serez chargé de rédiger des plans de vérification, d'implémenter de l'environnement en SystemVerilog et de développer des modèles en SystemVerilog et C.

Les tâches prévues incluent :

• Rédiger des plans de vérification
• Implémenter de l'environnement en SystemVerilog
• Développer des modèles en SystemVerilog et C
• Implémenter des générateurs de séquences et de testcases dirigés en C ou VHDL
• Rédiger des rapports de vérification

Votre profil idéal est celui d'un ingénieur expérimenté en micro-électronique avec une bonne maîtrise de techniques telles que la vérification de SoC UVM, les langages SystemVerilog et le développement embarqué en C.

• Maîtrise du langage SystemVerilog
• Connaissance de la vérification de SoC UVM
• Expérience en développement embarqué en C

• Intéressement et participation
• Prise en charge du transport quotidien
• RTT

Conditions d'embauche

• Temps plein
• CDI

Caractéristiques du poste

• Télétravail hybride

Nice-to-have skills

• SystemVerilog
• C
• VHDL

• Vallauris, Provence-Alpes-Côte d'Azur, France

Work experience

• Embedded

Languages

• French